Chanclas Circuitos

hola

시작하기. 무료입니다
또는 회원 가입 e메일 주소
Chanclas Circuitos 저자: Mind Map: Chanclas Circuitos

1. La tabla de estado para el FF T se presenta a continuación. Es muy sencilla: cuando T = 0 el estado de Q no cambia, es decir Q = Q+ (estado de memoria), cuando T = 1, Q es complementada y, por lo tanto, Q+ = Q’.

1.1. De la tabla de estado anterior, se obtiene la siguiente ecuación característica para el FF T: Q+ = T ’Q + TQ´ = T Å Q

2. Nótese que en la implementación del FF T, las dos entradas del FF S-R están conectadas a compuertas AND, ambas conectadas a su vez a la entrada T. Además, la entrada Q esta conectada a R y Q’ a S. Esta conexión es así para permitir que el FF S-R cambié de estado cada que se le mande un dato a T. Por ejemplo, si Q = 1 en el tiempo actual, eso significa que Q’ = 0, por lo tanto, al recibir T el valor de 1, se pasaran los valores de R = 1 y S = 0 al FF S-R, realizando un reset de Q.

3. Como existen varias formas de implementar un Flip-Flop S-R (y en general cualquier tipo de Flip-Flop) se utilizan diagramas de bloque que representen al Flip-Flop. El siguiente diagrama de bloque representa un FF S-R. Nótese que ahora, por convención, Q se encuentra en la parte superior y Q’ en la inferior.

4. Ahora bien, analicemos un poco más el comportamiento del FF T y tratemos de responder la siguiente pregunta: ¿Qué pasa si T=1 por mucho tiempo? Los valores de S y R cambiarían constantemente de la siguiente manera: S = 0-> 1 -> 0 -> 1 R= 1-> 0 ->1 -> 0

4.1. Es decir, el FF empezaría a oscilar y por tanto no mantendría el estado (inestable.) Por lo tanto, la mayoría de los FF utilizan un reloj para determinar en que momento se tomará en cuenta el valor que se encuentre en la entrada del FF. La siguiente figura muestra un FF T con reloj (CK) Nótese que la entrada marcada como CK tiene un círculo. Este círculo indica que el FF tomará en cuenta la entrada del FF cuando el pulso del reloj sea cero (0). Si es uno (1), la entrada no será tomada en cuenta.

5. La siguiente figura muestra un FF J-K con entradas de inicialización. Note que tanto la entrada Clear, como la entrada Preset, tienen un círculo. Esto significa que la entrada funciona con un 0.

5.1. Cuando se están utilizando flip-flops en la construcción de circuitos, es necesario poder controlar el momento en el que un FF empieza a funcionar y el valor con el que inicia su secuencia. Para esto, los flip-flops cuentan con dos entradas que le permiten al diseñador seleccionar los valores iniciales del FF y el momento en el que empieza a funcionar. Estas entradas son llamadas en Inglés: Clear y Preset. Clear - inicializa Q en cero sin importar entradas o reloj ( ). Preset - inicializa Q en 1 sin importar entradas o reloj ( ). Para ambas entradas, si reciben el valor de: 0 : inicializan el FF en el valor correspondiente. 1: el flip-flop opera normalmente

6. Para describir el funcionamiento de un FF se utilizan las llamadas Tablas de Estado y las Ecuaciones Características. La siguiente tabla muestra la tabla de estado para un FF S-R.

7. El flip-flop D es uno de los FF más sencillos. Su función es dejar pasar lo que entra por D, a la salida Q, después de un pulso del reloj. Es, junto con el FF J-K, uno de los flip-flops mas comunes con reloj. Su tabla de estado se muestra a continuación:

7.1. De la tabla se infiere que la ecuación característica para el FF D es: Q+= D. El siguiente diagrama de bloques representa este flip-flop.

8. El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T. Esto ocurre de la siguiente manera: En J=1, K=1 actúa como Flip-flop T De otra forma, actúa como flip-flop S-R

8.1. El siguiente diagrama de bloque es el perteneciente el FF J-K

8.2. Una implementación tentativa de un FF J-K a partir de un FF S-R sin reloj es la siguiente:

8.2.1. De la tabla anterior se obtiene la siguiente ecuación característica mediante mapas de Karnaugh: . Este flip-flop es uno de los más comunes con reloj. El siguiente diagrama lo muestra con entrada para reloj:

8.3. La tabla de estado aparece a continuación. Note que es muy parecida a la del FF S-R solo que ahora los estados de J=1 y K=1 sí son validos.

9. Flip-Flop S-R (Set-Reset)

9.1. La siguiente figura muestra una forma posible de implementar un Flip-Flop S-R. Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q’ son las salidas (Q es generalmente la salida que se busca manipular.)

10. Flip-Flop T

10.1. El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo completo de cero a 1. Las siguientes dos figuras muestran el diagrama de bloque y una implementación del FF T mediante un FF S-R y compuertas adicionales.

11. ¿Qué son?

11.1. Los Flip-Flops son los dispositivos con memoria mas comúnmente utilizados. Sus características principales son: 1. Asumen solamente uno de dos posibles estados de salida. 2. Tienen un par de salidas que son complemento una de la otra. 3. Tienen una o mas entradas que pueden causar que el estado del Flip-Flop cambie.

12. Inicialización de Flip-Flops

13. Flip-Flop J-K

14. Flip-Flop D (Delay)